bob体育官网,bob体育最新版下载地址

English Version
bob体育官网-bob体育最新版下载地址

李靖

邮箱:lijing686@uestc.edu.cn
电话:028-83208233
系别:集成电路与系统系
职称:讲师
教师个人主页:
教师简介
科学研究

研究领域

 

研究方向

个人研究方向为数模混合集成电路和射频集成电路,主要从事模数转换器、数模转换器、频率综合器和高速数据传输接口等领域的研究

 

学术成果

博士期间,主持四川省科技创新苗子工程项目1项,主研“十二五”微电子预先研究项目1项;在IEEE TCAS II,IEEE ICSICT等国内外知名期刊和会议发表论文14篇,其中SCI检索论文5篇,EI检索论文5篇,核心期刊2篇;申请国家发明专利15项,其中授权4项,第一作者授权专利1项,成果转化(55万)专利1项;现为国外SCI期刊《Microelectronics Journal》的通讯审稿人。

 

文章和专利列表:

[1] Jing Li, Shuangyi Wu, Yang Liu, Ning Ning, Qi Yu. A digital timing mismatch calibration technique in time-interleaved ADCs[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2014, 61(7):486-490

[2] Jing Li, Ning Ning, Ling Du, Qi Yu, and Yang Liu. The impact of gate leakage current on PLL in 65 nm technology: analysis and optimization[J]. Journal of Semiconductor Technology and Science, 2012, 12(1):99-105

[3] Jing Li, Yang Liu, Shuangyi Wu, Ning Ning, Qi Yu. Digital background calibration for timing skew in time-interleaved ADC[J]. Journal of Circuits, Systems, and Computers, 2014, 23(8):1450117(1-13)

[4] Jing Li, Yang Liu, Shuangyi Wu, Chang Yang, Ning Ning, Qi Yu. Design of a fast locking DLL with background timing skew calibration[J]. Nanoscience and Nanotechnology Letters, 2014, 6(12):1068-1074

[5] Jing Li, Ning Ning, Yong Hu, Kejun Wu. A Low-jitter Low-area PLL with Process-independent Bandwidth[C]. 2012 IEEE International Conference on Solid-State and Integrated Circuit Technology, Xi’an, 2012, 1-3

[6] Jing Li, Yang Liu, Shuangyi Wu, Ning Ning, Qi Yu. A background jitter optimization method for PLL based on time-to-digital converter[C]. 2014 IEEE International Conference on Electron Devices and Solid-State Circuits, Chengdu, 2014

[7] Jing Li, Yang Liu, Hao Liu, Shuangyi Wu, Ning Ning and Qi Yu. A timing skew calibration scheme in Time-interleaved ADC[J]. Journal of Computer and Communications, 2013, 1:37-40

[8] Ning Ning, Zhiling Sui, Jing Li, Shuangyi Wu, Hua Chen, Shuangheng Xu, Qi Yu. Multiscaling coeffcients technique for gain error background calibration in pipelined ADC[J]. Journal of Circuits, Systems, and Computers, 2014, 23(3):1450034(1-12)

[9] Ning Ning, Zhiling Sui, Jing Li, Shuangyi Wu, Hua Chen, Shuangheng Xu, Qi Yu. Multi scaling coefficients technique for noisy signal based gain error background calibration[C], 2012 IEEE International Conference on Electron Devices and Solid-State Circuits, Bangkok, 2012

[10] Ning Ning, Yong Hu, Jing Li, Chang Yang, Shuangyi Wu, Qi Yu. Design of a four phase 25% duty cycle DLL with calibration[C], 2013 IEEE International Conference on Electron Devices and Solid-State Circuits, Hongkong, 2013

[11] Qi Yu, Chang Yang, Jing Li, Shuangyi Wu, Ning Ning. Design of a high resolution multi-phase clock generato rbased on DLL[C], 2014 IEEE International Conference on Electron Devices and Solid-State Circuits, Chengdu, 2014

[12] 宁宁,倪春晓,李靖,宋文青,朱波,徐双恒,郑杰. 高性能AB类折叠共源共栅CMOS放大器设计[J].微电子学,2013,43(3):333-336

[13] 宋文青,于奇,朱波,李靖,倪春晓. 一种具有采样保持功能的开关电容积分器[J]. 微电子学与计算机,2013,30(3):51-54

[14] 李靖,吴霜毅,宁宁,于奇. 一种时间交织ADC采样时间失配的数字校正技术[C]. 2013年全国博士生学术论坛-电子薄膜与集成器件,成都,2013,100-108

[15] 李靖,宁宁,吴霜毅,于奇,眭志凌,宋文青,朱欢,倪春晓,朱波. 一种可抑制采样时间失配的时间交织模数转换器. 中国,发明专利,2013.11,授权号:ZL.201110424476.4

[16] 于奇,李靖,徐振涛,陈必江,张军,王一鹏. 一种恒压输出电荷泵电路. 中国,发明专利,2012.11,授权号:ZL.201010590025.3

[17] 宁宁,罗文,吴霜毅,李靖,眭志凌,胡勇,陈华,于奇. 一种多相时钟产生及传送电路. 中国,发明专利,2013.5,授权号:ZL.201110440477.8

[18] 宁宁,李靖,李天柱,胡勇,王成碧,眭志凌,刘皓,于奇. 用于时间交织ADC采样时间失配的校正方法及校正器. 中国,发明专利,2013.9,申请号:201310195438.5

[19] 宁宁,李靖,刘皓,杨畅,唐睿,曹英帅,吴霜毅,于奇. 采样时间失配的校正方法. 中国,发明专利,2014.3,申请号:201310646386.9

[20] 宁宁,李靖,刘皓,唐瑞,杨畅,曹英帅,吴霜毅,刘洋,于奇. 时间交织模数转换器通道间采样时间失配的校正方法. 中国,发明专利,2014.4,申请号:201310739587.3

 

学生培养

指导毕业硕士研究生10名,均就职于华为、芯源、国民技术等国内外知名企业

 

主讲课程
教育背景
         2009.09-2014.12  bob体育最新版下载地址,微电子学与固体电子学专业,博士学位
         2005.09-2009.07  bob体育最新版下载地址,微电子技术专业,学士学位
 
工作履历
         2014.02-至今  bob体育最新版下载地址,任讲师职务
 
学术兼职
        担任Microelectronics Journal期刊审稿人
荣誉奖励
         2014年,博士研究生国家奖学金
         2014年,唐立新奖学金